Raum G2.19

Funktion und Ausstattung

Das Labor dient der Ausbildung und Forschungs- und Entwicklungsarbeiten im Bereich des Entwurfes digitaler Systeme. Besondere Schwerpunkte liegen dabei auf dem Entwurf komplexer Systeme ("Systems-on-a-Chip") mit dazu passender Software ("Hardware-Software-Codesign") sowie der Evaluation und Simulation von modernen Rechnerarchitekturen.

 

Die entworfene Hardware kann mit Hilfe von programmierbaren Logikbausteinen (FPGAs) realisiert werden, wie sie im Bereich eingebetteter Systeme zum Beispiel im Automobilbereich zunehmend Verwendung finden.

 

Passende FPGA-Entwicklungsboards und eine breite Palette an kommerzieller und freier Entwurfssoftware sind im Labor vorhanden.

 

Themenbereiche in der Ausbildung

• Grundlagen des rechnergestützten Schaltungs- und Systementwurfs (Hardware-Modellierung, Simulation, Synthese)
• Hardwarebeschreibungssprachen (z.B. VHDL)
• Entwurf von Systems-on-a-Chip (SoC): Verwendung und Integration von IP-Cores
• Software-Entwicklung für eingebettete Systeme
• Performance-Evaluation und Simulation von Rechnerarchitekturen
• Grundlagen des IC-Entwurfs

Forschung, Entwicklung, Kooperation mit der Wirtschaft

Im Labor und mit den Geräten des Labors können Untersuchungen und Entwicklungen auf dem Gebiet des integrierten Systementwurfs, insbesondere auch in Zusammenarbeit mit der Industrie, durchgeführt werden.

 

Aktuelle Projekte (Auswahl)

VISCY - Eine Lernumgebung für den Systementwurf und das Zusammenspiel von Hard- und Software

VISCY (Very reduced Instruction Set Computer sYstem) basiert auf einem voll funktionsfähigen RISC-Prozessor, der jedoch einfach genug ist, dass er im Rahmen eines 2-stündigen Laborpraktikums nachgebaut werden kann. Große Teile der dazu gehörigen Software-Entwicklungswerkzeuge (Simulator, Debugger, Assembler, Compiler) sind im Rahmen von studentischen Arbeiten entstanden. Dadurch ist das gesamte System voll transparent, und Studierende können somit sowohl ihren "eigenen" RISC-Prozessor entwerfen als auch das Zusammenspiel zwischen Hard- und Software praktisch begreifen.

 

Konfigurierbarer Vektorprozessor

Im Rahmen einer Diplomarbeit ist ein konfigurierbarer Vektorprozessor entworfen worden, der optimal an eine bestimmte Aufgabe angepasst werden kann. So kann er zum Beispiel kostengünstig mit einem FPGA implementiert werden und in einem eingebetteten System zeitkritische Aufgaben übernehmen.

Hardware-/Software-Plattform für die Bildverarbeitung

Der JPEG-2000-Bildkodierungsstandard gilt als Nachfolger des bekannten JPEG-Formates. Er beinhaltet zahlreiche technische Verbesserungen, allerdings ist der Rechenaufwand für die En- und Dekodierung auch deutlich höher. Ziel dieses Projektes ist es, ein konfigurierbares System aus zuschaltbaren Hardware-Beschleunigungsmodulen und dazu passender Software zu schaffen, das optimal für einen Anwendungsfall angepasst werden kann. Ein funktionsfähiges, erweiterbares Framework für die Dekodierung von JPEG-2000-Bilddaten in einem FPGA, ist bereits im Rahmen einer Diplomarbeit entstanden.

Weitere Informationen