Differences
This shows you the differences between two versions of the page.
Both sides previous revision Previous revision Next revision | Previous revision Next revision Both sides next revision | ||
dtpr_versuch_3 [2010/11/28 20:33] beckmanf Teil 1 und Teil2 |
dtpr_versuch_3 [2010/11/29 22:22] beckmanf Bild eingefügt - Zähler mit Vorteiler |
||
---|---|---|---|
Line 64: | Line 64: | ||
- Simulieren Sie die Schaltung | - Simulieren Sie die Schaltung | ||
- Laden Sie die Schaltung auf das FPGA | - Laden Sie die Schaltung auf das FPGA | ||
+ | |||
+ | === Zähler mit Vorteiler === | ||
+ | |||
+ | Bislang wird der Zähler von dem Schalter KEY0 kontrolliert. Jetzt soll der Zähler autonom im Sekundentakt | ||
+ | hochzählen. Dazu soll allerdings weiter der 50MHz Systemtakt vom Board verwendet werden. Deshalb soll jetzt | ||
+ | das Enablesignal aus einem neuen Zähler "counter_long" generiert werden, der im Systemtakt mit 50 MHz hochzählt | ||
+ | und nach 50 Mio. Takten jeweils ein Enablesignal für einen Takt lang auf "1" setzt. Mit diesem Enablesignal wird | ||
+ | dann der bekannte Zähler gesteuert. | ||
+ | |||
+ | {{:v3-counter.jpg}} | ||
+ | |||
+ | Der Code für den Vorteiler ist hier: | ||
+ | |||
+ | [[dtpr_v3_code_vorteiler|Code für den Vorteiler]] | ||
+ | |||
+ | === Aufgaben Teil 3 === | ||
+ | |||
+ | - Legen Sie ein neues Verzeichnis p3 an und kopieren Sie die bisherigen VHDL Dateien in dieses Verzeichnis | ||
+ | - Laden Sie die neue Datei "counter_long.vhd" zusätzlich in dieses Verzeichnis. | ||
+ | - Modifizieren Sie counter_long.vhd so, dass der Zähler in jeder Sekunde ein enable Signal erzeugt. | ||
+ | - Integrieren Sie counter_long in den Toplevel. | ||
+ | - Simulieren Sie die Schaltung | ||
+ | - Laden Sie die Schaltung auf das FPGA | ||
+ | |||
+ | === Zähler mit Load === | ||
+ | |||
+ | Der Zähler soll jetzt so erweitert werden, dass mit KEY0 ein Wert in den Zähler geladen wird, der an den | ||
+ | Schalter SW(7..0) eingestellt wird. Der Zähler soll also wie bisher im Sekundentakt zählen, aber wenn KEY0 gedrückt wird, dann | ||
+ | lädt der Zähler den Wert von SW(7..0) und zählt dann ab diesem Wert weiter. | ||
+ | |||
+ | === Aufgaben Teil 4 === | ||
+ | |||
+ | - Legen Sie ein neues Verzeichnis p4 an und kopieren Sie die bisherigen VHDL Dateien dorthin. | ||
+ | - Verändern Sie counter.vhd so, dass die zusätzlichen Signale "load_i" und "load_data_i" in der Entity erscheinen. An load_data_i sollen die zu ladenden Daten für den Zähler anliegen. | ||
+ | - Integrieren Sie den neuen counter im Toplevel. | ||
+ | - Testen Sie die Schaltung auf dem FPGA. | ||