LDAP: couldn't connect to LDAP server
Differences
This shows you the differences between two versions of the page.
Both sides previous revision Previous revision Next revision | Previous revision Next revision Both sides next revision | ||
dtpr_versuch_6 [2014/10/01 11:07] beckmanf [Vorbereitung] Link Usermanual changed |
dtpr_versuch_6 [2022/03/17 11:12] beckmanf [Laboraufgaben] Links auf eds1 Projekt geändert |
||
---|---|---|---|
Line 21: | Line 21: | ||
https://www.hs-augsburg.de/~beckmanf/restricted/DE1_V.1.0.1_CDROM/DE1_user_manual/DE1_UserManual_v1.2.1.pdf | https://www.hs-augsburg.de/~beckmanf/restricted/DE1_V.1.0.1_CDROM/DE1_user_manual/DE1_UserManual_v1.2.1.pdf | ||
- | ist die Verschaltung des VGA Anschlusses FPGA in Kapitel 4.6 dargestellt. Die Funktion dieser Verschaltung ist hier | + | ist die Verschaltung des VGA Anschlusses FPGA in Kapitel 4.6 dargestellt. |
- | + | ||
- | http://www.javiervalcarce.eu/wiki/Binary-Weighted_Digital_To_Analog_Converter | + | |
- | + | ||
- | beschrieben. | + | |
==== Fragen zur Vorbereitung ==== | ==== Fragen zur Vorbereitung ==== | ||
Line 46: | Line 42: | ||
===== Laboraufgaben ===== | ===== Laboraufgaben ===== | ||
- | Lassen Sie im Labor diese {{:public:digilab_vga:dtpr-checkliste-v6.pdf|Checkliste V6}} von den Betreuern abzeichnen. Installieren Sie das Projektverzeichnis {{:public:digilab_vga:digilab_vga.zip|digilab_vga.zip}}. | + | Lassen Sie im Labor diese {{:public:digilab_vga:dtpr-checkliste-v6.pdf|Checkliste V6}} von den Betreuern abzeichnen. Installieren Sie das Projektverzeichnis mit |
+ | <code> | ||
+ | git clone https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/eds1.git | ||
+ | </code> | ||
==== Analyse des VGA DAC ==== | ==== Analyse des VGA DAC ==== | ||
Line 90: | Line 89: | ||
Zunächst sollen die Signalverläufe eines unbekannten VGA Signals am Ausgang des DE1 FPGA Boards gemessen und | Zunächst sollen die Signalverläufe eines unbekannten VGA Signals am Ausgang des DE1 FPGA Boards gemessen und | ||
analysiert werden. In dieser {{:vga-messungen-fpga-belegung.zip|}} Datei ist für jede Gruppe eine FPGA | analysiert werden. In dieser {{:vga-messungen-fpga-belegung.zip|}} Datei ist für jede Gruppe eine FPGA | ||
- | Belegungsdatei enthalten. Laden Sie FPGA Belegungsdatei für Ihre Gruppe über den Quartus Programmer auf das FPGA. Ihre Aufgabe ist die Messung und Analyse des Signals mit dem Oszilloskop und dem Logikanalysator. Beantworten Sie folgende Fragen und **notieren Sie die Antworten auf einem Zettel. ** Begründen Sie Ihre Antworten! Skizzieren Sie die gemessenen Signalverläufe. | + | Belegungsdatei enthalten. Laden Sie die FPGA Belegungsdatei für Ihre Gruppe über den Quartus Programmer auf das FPGA. Ihre Aufgabe ist die Messung und Analyse des Signals mit dem Oszilloskop und dem Logikanalysator. Im Rahmen eines schriftlichen Analyseberichts müssen Sie folgende Fragen beantworten. |
- Welche Polarität hat das VSYNC Signal? Ist es high- oder low-aktiv? | - Welche Polarität hat das VSYNC Signal? Ist es high- oder low-aktiv? | ||
Line 104: | Line 103: | ||
- Geben Sie die front porch und back porch Zeit für das VSYNC Signal an. | - Geben Sie die front porch und back porch Zeit für das VSYNC Signal an. | ||
- Skizzieren Sie den Amplitudenverlauf für die R, G und B Signale. | - Skizzieren Sie den Amplitudenverlauf für die R, G und B Signale. | ||
- | - Skizzieren Sie das Bild, das am Monitor erscheint, wenn Sie das FPGA an einen Monitor anschliessen. Geben Sie die Farben im Bild an. | + | - Skizzieren Sie das Bild, das am Monitor erscheint, wenn Sie das FPGA an einen Monitor anschliessen. Geben Sie die Farben im Bild an. |
- | == Verifikation mit der Nachbargruppe == | + | Begründen Sie Ihre Antworten und nehmen Sie Messbilder vom Oszilloskop in Ihren Bericht mit auf. Zu der Antwort müssen geeignete Messungen (mit Bild) im Bericht vorhanden sein. |
- | Nach der Messung, Analyse und Beantwortung der Fragen müssen Sie in der Lage sein einem Vertreter einer anderen Gruppe Ihre Antworten plausibel zu machen. Wählen Sie einen Vertreter aus Ihrer Gruppe, der in Ihrer Partnergruppe die Ergebnisse prüft. Jetzt werden die Gruppen gemischt und die Ergebnisse nochmal kontrolliert. Der "Prüfer" zeichnet die Ergebnisse der Partnergruppe ab. Warten Sie mit diesem Schritt bis alle Gruppen mit der Analyse fertig sind. | + | == Bericht == |
- | == Anschluss eines VGA Monitors an das Board == | + | Sie können den Bericht mit Libreoffice auf den Laborrechnern schreiben. Vom Laborrechner können Sie auch auf dem Labordrucker drucken. Laden Sie die Oszilloskopbilder über das Webinterface vom Oszilloskop und verwenden Sie Bilder ohne schwarzen Hintergrund. Die IP Adresse vom Oszilloskop können Sie am Oszilloskop über Tools->Utility->I/O erfahren. Wenn Sie alle Fragen in Ihrem Bericht beantwortet haben, legen Sie den Bericht einem Betreuer vor, der den Bericht mit Ihnen durchgehen wird. |
- | Wenn Sie mit Ihrer Ausarbeitung fertig sind, wird der VGA Monitor an das FPGA angeschlossen und das erwartete Bild mit dem Monitorbild verglichen. | + | == Anschluss eines VGA Monitors an das Board == |
+ | Wenn Sie mit Ihrer Ausarbeitung fertig sind und ein Betreuer den Bericht abgenommen hat, wird der VGA Monitor an das FPGA angeschlossen und das erwartete Bild mit dem Monitorbild verglichen. | ||
==== Zulässige Komponenten für den Schaltungsentwurf ==== | ==== Zulässige Komponenten für den Schaltungsentwurf ==== |