Differences
This shows you the differences between two versions of the page.
Both sides previous revision Previous revision Next revision | Previous revision Last revision Both sides next revision | ||
digitale_systeme_2 [2010/09/20 16:08] beckmanf |
digitale_systeme_2 [2011/01/24 09:03] beckmanf Aufgaben 3 Lösungen eingefügt |
||
---|---|---|---|
Line 15: | Line 15: | ||
* Timingverifikation mit statischer Timinganalyse | * Timingverifikation mit statischer Timinganalyse | ||
+ | |||
+ | Es gibt eine Kursseite auf der Lernplattform der Hochschule Augsburg | ||
+ | unter https://moodle.hs-augsburg.de/course/view.php?id=584 | ||
=== Vorbereitung === | === Vorbereitung === | ||
Line 51: | Line 54: | ||
und der Quartus II Web Edition zu bearbeiten. Die Software ist für Windows und Linux verfügbar | und der Quartus II Web Edition zu bearbeiten. Die Software ist für Windows und Linux verfügbar | ||
und kann von der [[https://www.altera.com/download/dnl-index.jsp|Altera Downloadseite]] geladen werden. | und kann von der [[https://www.altera.com/download/dnl-index.jsp|Altera Downloadseite]] geladen werden. | ||
+ | |||
+ | Hinweise für die [[Quartus Ubuntu Install|Installation unter Linux]] | ||
Die Beschreibung des Modelsim Tutorials ist in der Modelsiminstallation zu finden unter: | Die Beschreibung des Modelsim Tutorials ist in der Modelsiminstallation zu finden unter: | ||
Line 61: | Line 66: | ||
Nach Bearbeitung der Tutorials kann das erworbene Wissen auf [[Die erste Schaltung]] angewandt werden. Die | Nach Bearbeitung der Tutorials kann das erworbene Wissen auf [[Die erste Schaltung]] angewandt werden. Die | ||
- | Belegungsdatei "first.sof", die aus der Synthese entstanden ist, kann im Labor auf das FPGA geladen werden. | + | Belegungsdatei "first.sof", die aus der Synthese entstanden ist, kann im Labor auf das FPGA geladen werden. Damit |
+ | die Schaltung auf dem DE1 Board korrekt funktioniert, muss die folgende Pinbelegungsdatei verwendet werden: | ||
+ | |||
+ | https://www.hs-augsburg.de/~beckmanf/restricted/DE1_pin_assignments.csv | ||
+ | |||
+ | === Aufgaben === | ||
+ | {{:ds2-aufgabe1.pdf|DS2 Aufgaben Teil 1}} | ||
+ | |||
+ | {{:ds2-aufgabe1-lsg.pdf|Aufgaben Teil 1 - Lösungen}} | ||
+ | |||
+ | {{:ds2-aufgabe2.pdf|DS2 Aufgaben Teil 2}} | ||
+ | |||
+ | {{:ds2-aufgabe2-lsg.pdf|DS2 Aufgaben Teil 2 - Lösungen}} | ||
+ | |||
+ | {{:ds2-aufgabe3.pdf|DS2 Aufgaben Teil 3}} | ||
+ | |||
+ | {{:ds2-aufgabe3-lsg.pdf|DS2 Aufgaben Teil 3 - Lösungen}} | ||
+ | |||
+ | |||
+ | |||
+ | === Pong === | ||
+ | |||
+ | Bis Montag, den 18. Oktober 2010, soll die Schaltung für ein Testbild an einem VGA Monitor fertig sein. | ||
+ | Ich habe den VHDL Code mit der Strukturbeschreibung hochgeladen (s.u.). Das Testbild soll mit einer | ||
+ | Standard VGA Auflösung von 640 x 480 bei 60 Hz Bildwiederholrate erzeugt werden. | ||
+ | |||
+ | === Kursunterlagen === | ||
+ | |||
+ | {{:digsys2-stunde1.pdf|Präsentation aus Stunde 1 und 2}} | ||
+ | |||
+ | [[Die Gruppenliste]] | ||
+ | |||
+ | {{:ds2-pong-vhdl-1.zip|Pong: Zipfile mit VHDL Struktur und Testbench für das Testbild (leere Architectures)}} | ||
+ | |||
+ | {{:ds2-pong-vhdl-2.zip|Pong 2: Zipfile mit VHDL Dateien für ein Rechteck}} | ||
+ | |||
+ | {{:ds2-pong-vhdl-3.zip|Pong 3: Zipfile mit Entity für das Vector Modul}} | ||
+ | |||
+ | {{:wm8731_wm8731l.pdf|Datenblatt des Soundchips auf dem FPGA Board}} | ||
+ | |||
+ | [[ds2-i2c-code]] | ||
=== Links === | === Links === | ||
+ | |||
+ | [[http://www.youtube.com/watch?v=LPkUvfL8T1I|Pong auf Youtube]] | ||
+ | |||
+ | [[http://www.pong-story.com/GIMINI1978.pdf|Pong on a Chip]] | ||
+ | |||
+ | http://martin.hinner.info/vga | ||
+ | |||
http://www.hs-augsburg.de/fakultaet/informatik/studium/studiengang/ti_bac/studienplan/pflichtfach/entwurf_digitaler_systeme_2/index.html | http://www.hs-augsburg.de/fakultaet/informatik/studium/studiengang/ti_bac/studienplan/pflichtfach/entwurf_digitaler_systeme_2/index.html | ||