Differences

This shows you the differences between two versions of the page.

--- dtpr_v7 [2014/06/11 19:43]
beckmanf [Digitaltechnik Praktikum Versuch 7 - Automaten]
+++ dtpr_v7 [2018/06/04 08:16]
beckmanf [Suchmaschine] ctrl_i ergänzt
@@ Line 1: / Line 1: @@
-===== Digitaltechnik Praktikum Versuch 7 - Automaten =====
+===== Digitaltechnik Praktikum Versuch 5 - Automaten =====
 Im letzten Versuch haben Sie Flipflops, einen kleinen Automaten und einen Zähler entworfen. In diesem Versuch kombinieren Sie die Elemente und bauen ein System bestehend aus Zähler und Automat.
@@ Line 10: / Line 10: @@
 ===== LED Blinkschaltung =====
-Bei der LED Blinkschaltung soll ein Blinkmuster auf den roten LEDS erzeugt werden. Die Blinkmuster haben eine unterschiedliche zeitliche Länge. Die Schaltung soll die Blinksequenz starten, wenn der Schalter SW(0) auf '1' geschaltet wird. Wenn die Blinksequenz beendet ist, muss der Schalter erst auf '0' zurückgeschaltet werden, bevor die Blinkfolge neu gestartet werden kann. Der Takt für die Schaltung kommt aus dem 50 MHz Oszillation, der sich auf dem DE1 Board befindet. Der asynchrone Reset soll vom Taster KEY(0) kommen. Die Blinksequenz soll so aussehen:
+Bei der LED Blinkschaltung soll ein Blinkmuster auf den roten LEDS erzeugt werden. Die Blinkmuster haben eine unterschiedliche zeitliche Länge. Die Schaltung soll die Blinksequenz starten, wenn der Schalter SW(0) auf '1' geschaltet wird. Wenn die Blinksequenz beendet ist, muss der Schalter erst auf '0' zurückgeschaltet werden, bevor die Blinkfolge neu gestartet werden kann. Der Takt für die Schaltung kommt aus dem 50 MHz Oszillator, der sich auf dem DE1 Board befindet. Der asynchrone Reset soll vom Taster KEY(0) kommen. Die Blinksequenz soll so aussehen:
 <code>
@@ Line 34: / Line 34: @@
 Bauen Sie jetzt den LED Blinkautomaten!
@@ Line 49: / Line 48: @@
 Weiterhin gibt es die Verzeichnisse "pnr/de1_seq" und "sim/de1_seq" für die Synthese und die Simulation. Der Bitgenerator basiert auf einem linearen rückgekoppelten Schieberegister.
   - Analysieren Sie die Verschaltung auf dem toplevel "de1_seq_rtl.vhd"
-  - Simulieren Sie die vorhandene Schaltung mit dem Bitgenerator. Ändern Sie das Signal "ctrl_i" in der Testbench und beobachten Sie die Auswirkung.
+  - Simulieren Sie die vorhandene Schaltung mit dem Bitgenerator. Stellen Sie das Signal "ctrl_i" in der Schaltung [[https://git.etech.fh-augsburg.de/friedrich.beckmann/digitaltechnikpraktikum/blob/master/src/seqgen_rtl.vhd|seqgen_rtl.vhd]] im Waveformfenster dar
+  -  In der Testbench werden dem Signal "schalter" keine Werte zugewiesen. Deshalb ist das Signal "ctrl_i" undefined. Ergänzen Sie die Testbench und weisen Sie dem Signal "schalter" verschiedene Werte zu. Stellen Sie das Verhalten der Schaltung im Waveformfenster dar.
 Jetzt können Sie die Schaltung mit dem Bitgenerator synthetisieren und auf das FPGA laden. Das Taktsignal und der Bitstrom werden auf dem Expansionport ausgegeben
@@ Line 69: / Line 69: @@
 Jetzt soll der Erkennungsautomat erweitert werden um eine lange Sequenz zu erkennen. Entwerfen Sie einen Automaten, der eine Sequenz "111" dann 21 Nullen und dann "101" erkennt!