Differences
This shows you the differences between two versions of the page.
Both sides previous revision Previous revision Next revision | Previous revision Last revision Both sides next revision | ||
dtpr_versuch_10 [2014/01/03 15:35] beckmanf [Labor] Bemerkung |
dtpr_versuch_10 [2014/01/03 15:53] beckmanf [Vorbereitung] typo |
||
---|---|---|---|
Line 1: | Line 1: | ||
===== Versuch 10 ===== | ===== Versuch 10 ===== | ||
- | In diesem letzten Versuch werden das VGA Design fertiggestellt. Das Ziel ist eine Darstellung eines Bildes analog zu den Bildern, die am Logikanalysator analysiert wurden an einem VGA Monitor. | + | In diesem letzten Versuch wird das VGA Design fertiggestellt. Das Ziel ist eine Darstellung eines Bildes an einem VGA Monitor analog zu den Bildern, die am Logikanalysator analysiert wurden. |
==== Vorbereitung ==== | ==== Vorbereitung ==== | ||
- | Alle Bilder sollen eine Auflösung von 640x480 Pixeln haben. Die Syncgeneratoren für die Erzeugung der vertikalen und horizontalen Syncsignale sind schon in der Datei vgatop_structure.vhd verschaltet. Außerdem befindet sich dort den schon angeschlossene, aber leere Bildgenerator "bildgen". Die Syncgeneratoren müssen noch über die generics konfiguriert werden um geeignete Timings für die Syncsignale zu erzeugen. | + | Alle Bilder sollen eine Auflösung von 640x480 Pixeln haben. Die Syncgeneratoren für die Erzeugung der vertikalen und horizontalen Syncsignale sind schon in der Datei vgatop_structure.vhd verschaltet. Außerdem befindet sich dort der schon angeschlossene, aber leere Bildgenerator "bildgen". Die Syncgeneratoren müssen noch über die generics konfiguriert werden um geeignete Timings für die Syncsignale zu erzeugen. |
* Bestimmen Sie die Werte für die generics von den Modulen hsyncgen_i0 und vsyncgen_i0 für ein Bild mit einer Auflösung von 640x480 Punkten. | * Bestimmen Sie die Werte für die generics von den Modulen hsyncgen_i0 und vsyncgen_i0 für ein Bild mit einer Auflösung von 640x480 Punkten. | ||
Line 20: | Line 19: | ||
==== Labor ==== | ==== Labor ==== | ||
- | * Laden Sie Ihr Design auf das FPGA und prüfen Sie am Monitor ob dort ein rotes Bild erscheint. | + | * Laden Sie Ihr Design mit dem roten Bild auf das FPGA und prüfen Sie am Monitor ob dort ein rotes Bild erscheint. |
Jede Gruppe bekommt eine Bildnummer und realisiert das entsprechende Bild gemäß den Parametern in Abbildung 1. Die Buchstaben a,b,c,d bezeichnen die Seitenlängen der Quadrate. A,B,C und D bezeichnen die Farben. | Jede Gruppe bekommt eine Bildnummer und realisiert das entsprechende Bild gemäß den Parametern in Abbildung 1. Die Buchstaben a,b,c,d bezeichnen die Seitenlängen der Quadrate. A,B,C und D bezeichnen die Farben. |