dtpr_versuch_3 [Digitale Elektronik und Technische Informatik]

This page is read only. You can view the source, but not change it. Ask your administrator if you think this is wrong.
===== Digitaltechnik Praktikum - Tutorial Simulation mit Modelsim =====

In diesem Tutorial lernen Sie den Schaltungssimulator Modelsim kennen. Als Beispiel wird die ledsw Schaltung aus [[dtpr_versuch_2|Digitaltechnik Praktikum - Einführung Quartus]] verwendet. 

==== Simulation mit Modelsim - Manuelles Aufsetzen des Projektes ====

Ähnlich wie bei der Software Quartus gibt es auch bei dem Simulator einen Assistenten um ein Projekt aufzusetzen. Wechseln Sie dazu in das Verzeichnis "digitaltechnikpraktikum/sim/ledsw". 

<code>
cd
cd digitaltechnikpraktikum
cd sim
cd ledsw
</code>

In diesem Verzeichnis befinden sich schon zwei Dateien, die allerdings erst später bei der make basierten Umgebung verwendet werden. Für die Simulation der Schaltung werden zwei VHDL benötigt:

  * [[https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/digitaltechnikpraktikum/blob/master/src/ledsw_rtl.vhd|ledsw_rtl.vhd]]
  * [[https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/digitaltechnikpraktikum/blob/master/src/t_ledsw.vhd|t_ledsw.vhd]]

die sich beide im [[https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/digitaltechnikpraktikum/tree/master/src|src Verzeichnis]] des Projektes befinden. Starten Sie jetzt die Modelsim Simulationssoftware im Verzeichnis "sim/ledsw". 

<code>
vsim 
</code>

{{ ::modelsim01.jpg | Modelsim Start}} 
Drücken Sie "Jumpstart"
{{ ::modelsim02.jpg | Modelsim Create Project}} 
und dann "Create Project". 
{{ ::modelsim03.jpg | Modelsim Project Name}} 
Geben Sie als Projektnamen "ledsw" ein. 
{{ ::modelsim04.jpg | Modelsim Add Existing Files}} 
Fügen Sie die beiden VHDL Dateien zum Projekt hinzu. 
{{ ::modelsim05.jpg | Modelsim Add File Dialog}} 
Geben Sie dazu die Dateien mit den relativen Pfaden an. Also

  * ../../src/ledsw_rtl.vhd und
  * ../../src/t_ledsw.vhd

{{ ::modelsim06.jpg | Modelsim Project View}} 
Danach erscheinen die beiden VHDL Dateien im Projektfenster. 
{{ ::modelsim07.jpg | Modelsim Compile All}} 
Die VHDL Dateien müssen für die Simulation zunächst übersetzt werden. Starten Sie Übersetzung mit "Compile -> Compile All". 
{{ ::modelsim08.jpg | Modelsim Library Switch}} 
Wechseln Sie dann in Ansicht der Library. Dort wird das Ergebnis der Übersetzung der VHDL Quelldateien dargestellt. 
{{ ::modelsim09.jpg | Modelsim Library View}} 

Zum Start der Simulation müssen Sie auf t_ledsw / tbench Architecture Doppelklicken. Dann wird der Simulator gestartet und die Daten aus der Library werden geladen. Die Simulation ist noch nicht gestartet. 
{{ ::modelsim10.jpg | Modelsim Simulation View}}
Links in der Simulatoransicht können Sie die Designhierarchie anschauen. Bei diesem einfachen Design ist der toplevel die Testbench "t_ledsw", in der das Design "ledsw_i0" instantiiert ist. Um nach der Simulation auch den Signalverlauf von Signalen im Design beobachten zu können, müssen Sie die Signale zum Aufzeichnen auswählen. 
{{ ::modelsim11.jpg | Modelsim Add Waves}}
Wählen Sie dazu in der Simulatoransicht mit der rechten Maustaste das Kontextmenü bei "t_ledsw" und wählen Sie "Add to -> Wave -> All items in region". Damit werden alle Signale in der Testbench "t_ledsw", also die beiden Signale "switches" und "redleds" in das Waveform Fenster übernommen. 
{{ ::modelsim12.jpg | Modelsim Waveform View}}
Wenn Sie das Waveform Fenster anklicken sehen Sie die beiden Signale. 
{{ ::modelsim13.jpg | Modelsim Run -all}}
Jetzt starten Sie die Simulation mit "Simulate -> Run -> Run -all". 
{{ ::modelsim14.jpg | Modelsim Waveform Window maximize}}
Um das Simulationsergebnis im Waveform Fenster anzuschauen, können Sie das Fenster durch drücken auf den "+" Knopf größer machen. 
{{ ::modelsim15.jpg | Modelsim View Full}}
Um den gesamten Verlauf der Signale zu sehen drücken Sie auf den Knopf mit der Lupe (siehe Pfeil), oder wählen das Menü "Wave -> Zoom -> Zoom Full". Sie können im Waveformfenster auch einfach die Taste "F" auf der Tastatur drücken. 

Jetzt haben Sie das Simulationsergebnis angeschaut. Im folgenden wird erläutert wie Sie vorgehen müssen um den Inhalt von VHDL Dateien zu ändern und die Simulation neu zu starten. Dazu wird hier als Beispiel ein neuer Simulationsvektor "1010111111" ergänzt. Dazu muss die Datei "t_ledsw.vhd" geändert werden. 
{{ ::modelsim16.jpg | Modelsim back to Project View}}
Gehen Sie dazu zurück in die Projektansicht und doppelklicken Sie auf "t_ledsw.vhd". 
{{ ::modelsim17.jpg | Modelsim Edit t_ledsw.vhd}} 
Jetzt ist das Editorfenster innerhalb von Modelsim geöffnet und Sie können den Inhalt der Datei ändern. 
{{ ::modelsim18.jpg | Modelsim Compile All again}}
Nach der Änderung müssen Sie das Projekt neu kompilieren mit "Compile -> Compile all". 
{{ ::modelsim19.jpg | Modelsim Reload Simulation}}
Danach müssen die Simulationsdaten neu geladen werden. Drücken Sie dazu auf den mit dem Pfeil markierten Knopf "Restart". Alternativ können Sie auch über das Menü "Simulate -> Restart" gehen. 
{{ ::modelsim20.jpg | Modelsim Reload Simulation Window}}
Es erscheint ein Dialogfenster zum Simulationsneustart. Drücken Sie auf "Ok". 
{{ ::modelsim21.jpg | Modelsim Run -all via Button}}
Jetzt ist die Simulation neu geladen und zurückgesetzt. Starten Sie die Simulation über den mit dem Pfeil markierten Knopf oder das Menü "Simulate -> Run -> Run -all". 
{{ ::modelsim22.jpg | Modelsim Waveform with new Vector}}
Wenn sie danach das Waveformfenster anschauen sehen Sie den zusätzlichen Simulationsvektor.

==== Simulation mit Modelsim - Aufsetzen des Projektes mit Make ====

Wie bei der Synthese mit Quartus kann auch die Simulation mit make gestartet werden. 

<code>
cd
cd digitaltechnikpraktikum
cd sim
cd ledsw
</code>

Wenn Sie im Simulationsverzeichnis einfach "make" eintippen, dann werden die möglichen make targets gezeigt.

<code>
fritz@ubuntu:~/projects/digitaltechnikpraktikum/sim/ledsw$ make
"make" does intentionally nothing. Type:
  "make mproject" to create a new modelsim project only
  "make compile" to compile all VHDL sources in batch mode
  "make modelsim" to start modelsim with graphical user interface
  "make sim" to start modelsim gui with the top testbench of the project
  "make clean" to remove all generated files
</code>

Sie können das Projekt mit den zugehörigen Dateien aufsetzen und die graphische Benutzeroberfläche mit 

<code>
make modelsim
</code>

starten. Wenn Sie gleich alle Toplevelsignale in das Waveformfenster übertragen und die Simulation starten wollen, dann können Sie das mit 


<code>
make sim
</code>

Wenn ihr Code allerdings noch Fehler enthält, dann wird die graphische Oberfläche nicht gestartet. Sie können dann besser mit "make modelsim" die GUI starten und dann dort mit "Compile->Compile All" die VHDL Dateien übersetzen. Mit

<code>
make clean
</code>

werden alle temporär erzeugten Dateien gelöscht.

In der Datei [[https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/digitaltechnikpraktikum/blob/master/sim/ledsw/makefile|makefile]] wird der Name des Projektes festgelegt. Aus dem Projektnamen wird ein Name für die Testbench nach dem Muster t_<project>.vhd abgeleitet. Zusätzlichen werden alle Dateien, die in der Datei [[https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/digitaltechnikpraktikum/blob/master/sim/ledsw/makefile.sources|makefile.sources]] aufgelistet sind, zu dem Projekt hinzugefügt. Hier müssen also alle Dateien aufgelistet werden, die zu dem Projekt gehören.

In dem Beispiel hier sind ist die Datei [[https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/digitaltechnikpraktikum/blob/master/src/t_ledsw.vhd|t_ledsw.vhd]] die Testbench und [[https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/digitaltechnikpraktikum/blob/master/src/ledsw_rtl.vhd|ledsw_rtl.vhd]] die Datei, die später für das FPGA synthetisiert wird.