Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision | Next revision Both sides next revision | ||
|
dtpr_versuch_4 [2020/09/28 15:45] beckmanf switched to new gitlab server |
dtpr_versuch_4 [2020/09/28 15:46] beckmanf changed image width |
||
|---|---|---|---|
| Line 69: | Line 69: | ||
| Starten Sie mit "Tools → Netlist Viewers → RTL Viewer" die graphische Darstellung Ihres VHDL Codes. | Starten Sie mit "Tools → Netlist Viewers → RTL Viewer" die graphische Darstellung Ihres VHDL Codes. | ||
| - | {{ :ledcomb01.jpg?800 | Quartus RTL Viewer}} | + | {{ :ledcomb01.jpg | Quartus RTL Viewer}} |
| Sie können für die Ausgänge LEDG(0), LEDG(1), LEDG(2) und LEDG(3) die graphische Darstellung der booleschen Gleichung sehen. Sie können die zusammengefassten Ports wie SW(9..0) auch als einzelne Ports darstellen. Wählen Sie dazu den Port aus, klicken Sie dann auf die rechte Maustaste und wählen Sie "Ungroup Selected Nodes". Der Code aus den "with … select" Anweisungen wird als Multiplexer mit konstanten Dateneingängen dargestellt. | Sie können für die Ausgänge LEDG(0), LEDG(1), LEDG(2) und LEDG(3) die graphische Darstellung der booleschen Gleichung sehen. Sie können die zusammengefassten Ports wie SW(9..0) auch als einzelne Ports darstellen. Wählen Sie dazu den Port aus, klicken Sie dann auf die rechte Maustaste und wählen Sie "Ungroup Selected Nodes". Der Code aus den "with … select" Anweisungen wird als Multiplexer mit konstanten Dateneingängen dargestellt. | ||
| Line 75: | Line 75: | ||
| Starten Sie mit "Tools → Chip Planner" die Gesamtansicht des FPGA Chips. | Starten Sie mit "Tools → Chip Planner" die Gesamtansicht des FPGA Chips. | ||
| - | {{ :ledcomb02.jpg?800 | Quartus Chip Planner}} | + | {{ :ledcomb02.jpg | Quartus Chip Planner}} |
| Die hellblauen Felder sind die Felder mit leeren Logikelementen. Zoomen Sie in den Bereich mit den dunkelblauen Feldern. Die belegten Logikelemente sind blau markiert. | Die hellblauen Felder sind die Felder mit leeren Logikelementen. Zoomen Sie in den Bereich mit den dunkelblauen Feldern. Die belegten Logikelemente sind blau markiert. | ||
| - | {{ :ledcomb03.jpg?800 | Quartus Chip Planner Detail}} | + | {{ :ledcomb03.jpg | Quartus Chip Planner Detail}} |
| Mit einem Doppelklick auf ein Logikelement können Sie den Inhalt und die Belegung des Logikelementes darstellen. | Mit einem Doppelklick auf ein Logikelement können Sie den Inhalt und die Belegung des Logikelementes darstellen. | ||
| - | {{ :ledcomb04.jpg?800 | Quartus Chip Planner Logicelement}} | + | {{ :ledcomb04.jpg | Quartus Chip Planner Logicelement}} |
| Starten Sie mit "Tools → Netlist Viewers → Technology Map Viewer (Post Fitting)" eine Schaltplananzeige mit der Verschaltung der einzelnen Logikelemente nach der Synthese. | Starten Sie mit "Tools → Netlist Viewers → Technology Map Viewer (Post Fitting)" eine Schaltplananzeige mit der Verschaltung der einzelnen Logikelemente nach der Synthese. | ||
| - | {{ :ledcomb05.jpg?800 | Quartus Technology Map Viewer}} | + | {{ :ledcomb05.jpg | Quartus Technology Map Viewer}} |
| Mit einem Doppelklick auf die Logikelemente wird die Konfiguration der Lookuptabelle als Schaltplan mit Logikgattern dargestellt. | Mit einem Doppelklick auf die Logikelemente wird die Konfiguration der Lookuptabelle als Schaltplan mit Logikgattern dargestellt. | ||