Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision Next revision | Previous revision Next revision Both sides next revision | ||
|
dtpr_versuch_8 [2011/12/04 22:00] beckmanf syncsm ergänzt |
dtpr_versuch_8 [2011/12/04 22:15] beckmanf Checkliste eingefügt. |
||
|---|---|---|---|
| Line 1: | Line 1: | ||
| ===== Versuch 8 ===== | ===== Versuch 8 ===== | ||
| + | |||
| + | Drucken Sie die Checkliste {{:dtpr-checkliste-v8.pdf}} aus. | ||
| ==== Zustandsautomat syncsm ==== | ==== Zustandsautomat syncsm ==== | ||
| Line 45: | Line 47: | ||
| Erklären Sie einer anderen Gruppe Ihren Entwurf. | Erklären Sie einer anderen Gruppe Ihren Entwurf. | ||
| - | === Designphase === | + | === Designphase (syncsm, syncgen und vgatop) === |
| Setzen Sie Ihren Entwurf in VHDL um. Laden Sie dazu die folgenden Designdaten herunter {{:dtpr-v8-syncgen.zip}}. | Setzen Sie Ihren Entwurf in VHDL um. Laden Sie dazu die folgenden Designdaten herunter {{:dtpr-v8-syncgen.zip}}. | ||
| Line 55: | Line 57: | ||
| === Verifikationsphase === | === Verifikationsphase === | ||
| - | Laden Sie Ihr Design auf das FPGA und verifizieren Sie das Timing des HSYNC Signals. | + | * Verifizieren Sie das Design im Simulator |
| + | * Erzeugen Sie eine FPGA Belegung auf Basis des "de1_vgatop". Laden Sie das Design auf das FPGA und verifizieren Sie das hsync Timing mit dem Logikanalysator. | ||