Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revision Previous revision
dtpr_versuch_5 [2017/03/30 09:31]
beckmanf V5 - V3
dtpr_versuch_5 [2019/04/30 16:09] (current)
soeren [Additionsschaltung mit VHDL]
Line 16: Line 16:
 In der Datei [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​add4_rtl.vhd|add4_rtl.vhd]] ist eine Schaltung zur Addition von zwei 4 Bit Binärzahlen mit einem 4 Bit Ergebnis in VHDL beschrieben. Die zugehörige Testbench ist [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​t_add4.vhd|t_add4.vhd]]. In der Datei [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​add4_rtl.vhd|add4_rtl.vhd]] ist eine Schaltung zur Addition von zwei 4 Bit Binärzahlen mit einem 4 Bit Ergebnis in VHDL beschrieben. Die zugehörige Testbench ist [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​t_add4.vhd|t_add4.vhd]].
  
-  - Wechseln Sie in das Simulationsverzeichnis ​"sim/add4" ​und simulieren Sie die Additionsschaltung+  - Wechseln Sie in das Simulationsverzeichnis ​[[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​sim/​add4|sim/add4]] und simulieren Sie die Additionsschaltung
  
-Sie verwenden diese Schaltung um auf dem FPGA zwei Zahlen zu addieren. Die beiden Summanden sollen an den Schaltern SW(3..0) und SW(9..6) als Binärzahl vorliegen. Der Zustand der Schalter soll an den roten LEDs angezeigt werden. Gleichzeitig soll ein Summand an HEX0 und der andere Summand an HEX1 als Ziffer dargestellt werden. Das Ergebnis der Addition soll an den grünen LEDs LEDG(3..0) binär und an HEX2 als Ziffer dargestellt werden. Diese Schaltung soll den Namen de1_add4 haben. In der Datei [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​t_de1_add4.vhd|t_de1_add4]] gibt es schon eine fertige Testbench für die Schaltung. Es ist auch schon eine unvollständige VHDL Datei [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​de1_add4_rtl.vhd|de1_add4_rtl.vhd]] vorhanden, die Sie noch ergänzen müssen. Das Simulationsverzeichnis [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​sim/​de1_add4|sim/​de1_add4]] und das Syntheseverzeichnis [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​pnr/​de1_add4|pnr/​de1_add4]] ist schon fertig vorbereitet. ​+Sie verwenden diese Schaltung um auf dem FPGA zwei Zahlen zu addieren. Die beiden Summanden sollen an den Schaltern SW(3..0) und SW(9..6) als Binärzahl vorliegen. Der Zustand der Schalter soll an den roten LEDs angezeigt werden. Gleichzeitig soll ein Summand an HEX0 und der andere Summand an HEX1 als Ziffer dargestellt werden. Das Ergebnis der Addition soll an den grünen LEDs LEDG(3..0) binär und an HEX2 als Ziffer dargestellt werden. Diese Schaltung soll den Namen de1_add4 haben. In der Datei [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​t_de1_add4.vhd|t_de1_add4]] gibt es schon eine fertige Testbench für die Schaltung. Es ist auch schon eine unvollständige VHDL Datei [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​de1_add4_rtl.vhd|de1_add4_rtl.vhd]] vorhanden, die Sie noch ergänzen müssen. Das Simulationsverzeichnis [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​sim/​de1_add4|sim/​de1_add4]] und das Syntheseverzeichnis [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​pnr/​de1_add4|pnr/​de1_add4]] ist schon fertig vorbereitet.
  
-  - Wechseln Sie in das Simulationsverzeichnis [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​sim/​de1_add4|sim/​de1_add4]] und starten Sie die Simulation.  +  - Wechseln Sie in das Simulationsverzeichnis [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​sim/​de1_add4|sim/​de1_add4]] und starten Sie die Simulation. 
-  - Ergänzen Sie den VHDL Code in der Datei [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​de1_add4_rtl.vhd|de1_add4_rtl.vhd]] und überprüfen Sie Ihren Entwurf im Simulator. ​+  - Ergänzen Sie den VHDL Code in der Datei [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​blob/​master/​src/​de1_add4_rtl.vhd|de1_add4_rtl.vhd]] und überprüfen Sie Ihren Entwurf im Simulator.
   - Wenn im Simulator alles gut aussieht, wechseln Sie in das Syntheseverzeichnis [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​pnr/​de1_add4|pnr/​de1_add4]] und synthetisieren Sie die Schaltung   - Wenn im Simulator alles gut aussieht, wechseln Sie in das Syntheseverzeichnis [[https://​git.etech.fh-augsburg.de/​friedrich.beckmann/​digitaltechnikpraktikum/​tree/​master/​pnr/​de1_add4|pnr/​de1_add4]] und synthetisieren Sie die Schaltung
   - Laden Sie das Design auf das FPGA und überprüfen Sie dort die Funktion   - Laden Sie das Design auf das FPGA und überprüfen Sie dort die Funktion
 +
  
 ==== Analyse der Additionsschaltung ==== ==== Analyse der Additionsschaltung ====
  • dtpr_versuch_5.txt
  • Last modified: 2019/04/30 16:09
  • by soeren